PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-165137

(43) Date of publication of application: 07.06.2002

(51)Int.Cl.

H04N 5/335

G06T 1/00

HO4N 1/028

(21)Application number: 2001-246261

(71)Applicant: PIXIM INC

(22)Date of filing:

14.08.2001

(72)Inventor: EWEDEMI ODUTOLA OLUSEYE

DENG ZHONGHAN JOHN

MOTTA RICARDO JANSSON YANG DAVID XIAO DONG

(30)Priority

Priority number: 2000 638503

Priority date: 15.08.2000


Priority country: US

(54) CIRCUIT AND METHOD FOR RE-ARRANGEMENT OF PIXELS IN READOUT INFORMATION OF **DIGITAL PIXEL SENSOR**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a digital image sensor, having an integrated support circuit with improved performance of an image sensor.

SOLUTION: This image sensor has a sensor arrangement, a data memory for accumulating pixel data and a pixel normalization circuit. The sensor arrangement outputs two dimensional arrangements of pixel elements and digital signals as pixel data indicating an image of a scene. Pixel data, outputted from the sensor arrangement are arranged in a sensor-bit arrangement, and the pixel normalization circuit rearranges pixel data in the order of pixel-bit. In another embodiment, the image sensor has a sensor array, a data memory and a pixel normalization circuit, all of them formed on a single integrated circuit. The pixel normalization circuit has one or more of pixel rearrangement circuits, a conversion circuit from a Gray code into a binary code, a reset subtract circuit and a multiple sampling normalization circuit. Finally, the conversion circuit from a Gray code into a binary code is arranged for the purpose of high-speed conversion.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-165137 (P2002-165137A)

(43)公開日 平成14年6月7日(2002.6.7)

(51) Int.Cl. ⁷		識別記号	FΙ		ž	7]-ド(参考)
H 0 4 N	5/335		H04N	5/335	P	5B047
G06T	1/00	4 2 0	G06T	1/00	420G	5 C O 2 4
H 0 4 N	1/028		H04N	1/028	Z	5 C 0 5 1

審査請求 未請求 請求項の数16 〇L (全 18 頁)


(21)出願番号	特驥2001-246261(P2001-246261)	(71)出願人	500128125
4.6			ピクシム インコーポレイテッド
(22)出願日	平成13年8月14日(2001.8.14)		アメリカ合衆国 カリフォルニア州
			94042 マウンテン・ヴュー ノース・シ
(31)優先権主張番号	638503		ョアライン・ブルヴァード 883番 スイ
(32)優先日	平成12年8月15日(2000.8.15)		ート 200
(33)優先権主張国	米国(US)	(72)発明者	オドゥトラ オルセイ エウェデミ
		0=/,47	アメリカ合衆国 カリフォルニア州
			95112 サンホゼ サウス・サード・スト
			リート・144 636号
		(74)代理人	100070150
		0.2/1022/	弁理士 伊東 忠彦
			最終頁に続く
			ALT Y

(54) 【発明の名称】 ディジタル画素センサ読出し情報内の画素の再配置のための回路及び方法

(57)【要約】

【課題】 本発明の目的は画像センサの性能を改善する 集積されたサポート回路を有するディジタル画像センサ を提供することである。

【解決手段】 画像センサは、センサ配列、画素データを蓄積するデータメモリ及び、画素正規化回路を有する。センサ配列は、画素要素の2次元配列と、シーンの画像を表す画素データとしてのディジタル信号を出力する。センサ配列から出力された画素データは、センサビット配置で配置され、そして、画素正規化回路は画素データを画素ビット順に再配置する。他の実施例では、画像センサはセンサ配列、データメモリ、及び、画素正規化回路を有し、全ては単一の集積回路上に形成される。画素正規化回路は、1つ又はそれ以上画素再配置回路、グレイコードからバイナリーへの変換回路、リセット減算回路及び、マルチプルサンプリング正規化回路を有する。最後にグレイコードからバイナリーへの変換回路は、高速変換のために設けられる。



【特許請求の範囲】

【請求項1】 画像センサであって、

シーンの画像を表す、センサビット配置に配置された画素データとして、ディジタル信号を出力する、2次元配列の画素要素を有するセンサ配列と、

前記センサ配列と通信し、前記画素データを蓄積するためのデータメモリと、

前記画素データを画素-ビット順に再配置し且つ前記再 配置された画素データを出力信号として供給するため に、前記データメモリに接続された画素正規化回路とを 10 有する、画像センサ。

【請求項2】 前記センサ配列、前記データメモリ及び、前記画素正規化回路は、単一の集積回路内に形成されている、請求項1に記載の画像センサ。

【請求項3】 前記画素正規化回路は、前記画素データを、前記データメモリと前記画素正規化回路の間の信号ラインのルーティングを通して再配置する、請求項1に記載の画像センサ。

【請求項4】 前記画素正規化回路は、前記画素データを、前記データメモリと前記画素正規化回路の間のハー 20 ドワイアの信号ラインを通して再配置する、請求項1に記載の画像センサ。

【請求項5】 前記再配置された画素データは、前記画像センサの出力信号として供給される、請求項1に記載の画像センサ。

【請求項6】 前記再配置された画素データは、前記データメモリに書込まれる、請求項1に記載の画像センサ。

【請求項7】 前記画素データは、kービットを有し且つ、前記再配置された画素データは、連続する順序で、kビットの第1の画素と、それに続いてkビットの第2の画素を有する、請求項1に記載の画像センサ。

【請求項8】 前記画素正規化回路は、前記データメモリからの前記画素データの部分を蓄積するためのバッファを有し、且つ、前記画素正規化回路は、前記画素データを、前記データメモリと前記バッファの間の信号線のルーティングにより、再配置する、請求項1に記載の画像センサ。

【請求項9】 前記センサ配列は、N掛けるM画素でありかつ、各々の前記画素要素は、k-ビットを有する、請求項1に記載の画像センサ。

【請求項10】 前記データメモリは、N掛けるM掛けるkビットであり且つ、前記データメモリは、前記画素要素の各々の第1のビットを連続的に蓄積し、続いて、前記画素要素の各々の第2のビットが続く、請求項9に記載の画像センサ。

【請求項11】 前記再配置された画素データは、連続するビット順序で、kビットの第1の画素要素と、それに続いてkビットの第2の画素を有する、請求項10に記載の画像センサ。

【請求項12】 前記第1の画素要素と前記第2の画素 要素は、前記センサ配列内で隣接しない画素要素であ る、請求項11に記載の画像センサ。

【請求項13】 画像センサ内の方法であって、 センサ配列を使用してシーンの画像を捕捉し、 前記画像を表すセンサービット順序で画素データを出力 し、

前記画素データをデータメモリ内に蓄積し、且つ、 前記画素データを画素-ビット順に再配置する方法。

【請求項14】 更に、前記再配置されたデータを前記 データメモリ内に蓄積する、請求項13に記載の方法。

【請求項15】 さらに、前記再配置された画素データを前記画像センサからの出力信号として供給する、請求項13に記載の方法。

【請求項16】 前記画素データを再配置する前記動作は、信号線のルーティングにより行われる、請求項13に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的には、画像 センサシステムに関し、特に本発明は、ディジタル画素 センサ構造を使用する画像センサに関連する。

[0002]

【従来の技術】この出願は2つの、米国特許出願番号09/567,638(弁護士名簿番号PIXI0002)及び、米国特許出願番号09/567,786(弁護士名簿番号PIXI0001)の継続出願であり、それぞれ、"検知領域とディジタルメモリ領域を有する集積された画素センサ"、"広ダイナミックレンジを達成するための時間ーインデックスされた方法を介する複数サンプリング"と称し、すべてがDavid Yangと他の2人の共同発明者により2000年5月9日に出願された。

【0003】本発明は、現在出願されている、それぞれ が、"ディジタル画素センサ内の正規化の使用"及 び、" グレイコードを2値変換するための回路及び方 法"の、Seye Ewedemi他による、米国特許 054US)及び、米国特許出願番号 x x / x x x x x xx(弁護士名簿番号M-9055US)に関連する。 【0004】ディジタル写真は、過去数年に出現した最 も注目される技術の1つである。適切なハードウェアと ソフトウェア(及び、時若干の知識で)誰もがディジタ ル写真の原理を動作させることができる。例えば、ディ ジタルカメラは、ディジタル写真の切り口である。近年 の製品の導入、技術進歩、及び、価格低下は、電子メー ルとワールドワイドウェブの出現とともに、ディジタル カメラを民生品の注目される新たなカテゴリーとするの に役立っている。

50 【0005】しかし、ディジタルカメラは、従来のフィ

ルムカメラのようには動作しない。実際に、それらは、 コンピュータスキャナー、コピー又は、ファックス機に 更に緊密に関連している。大部分のディジタルカメラ は、シーンを検知するために、電荷結合素子(CCD) 又は相補型金属酸化物半導体(CMOS)のような画像 センサ又は光検知素子を使用する。光検知素子は、シー ンから反射されれた光に反応し、そして、その反応の強 さを、更にディジタル化される電子的充電信号に変換す る。例えば、光を赤色、緑色及び、青色フィルタを通す ことにより、反応は、各々の別々のカラースペクトラム 10 に対して測定される。ソフトウェアにより読出しが結合 され目つ評価されるときにはカメラは、写真の各セグメ ントの特定の色を決定できる。画像は実際には数値デー タの集合であるので、コンピュータへ簡単にダウンロー ドでき、そして、更なる芸術的効果のために操作され

【0006】しかし、ディジタルカメラは、従来の写真 が達成できる解像度を有しない。一方、フィルムに化学 的に基づく粒状性によってのみ制限される従来のフィル ムに基づく技術は、典型的には、数千万の画素の解像度 20 を有し、一般の消費者に受け入れられる多くの商用のデ ィジタルカメラで使用される画像センサは、100万又 は200万画素より僅かに高い解像度を有する。600 万画素以上の解像度を有するディジタルカメラが入手で きるが、これらの高解像度カメラは、かなり値段が高 い。更に、ディジタル画像センサのダイナミックレンジ は、フィルムに基づく従来の写真が持つほど広くはない ことが多い。これは、特に、一般的にはCCDよりも低 ダイナミックレンジを有する、СМОS画像センサの場 合に成り立つ。

【0007】Fowler他による米国特許番号5,4 61,425は、画素レベルのアナログ/ディジタル変 換を有するCMOS画像センサを開示する。そのような 画像センサはディジタル画素センサ(DPS)と呼ば れ、その画素要素により検出された光の強度を表す各画 素要素でのディジタル出力信号を供給する。光トランジ スタとアナログ/ディジタル(A/D)変換器の組合せ は、検出精度を向上するのを助け、そして、全体的なシ ステム性能を改善する。更に、米国特許出願番号09/ 567,638は画像データの少なくとも1つのフレー 40 ムを蓄積するためのオンチップメモリを伴なう集積され たDPSセンサを開示する。オンチップメモリの統合 は、画素データを蓄積するためのチップ外メモリの使用 に関連したデータ伝送のボトルネックの問題を緩和す る。特に、DPSセンサを伴なうメモリの集積は、捕捉 された画像の質を改善するためのマルチプルサンプリン グの使用を実現する。マルチプルサンプリングは、信号 対ノイズ比及び実行の複雑さの増加の欠点のような、他 のダイナミックレンジ改善技術と関連する多くの欠点無 しに広ダイナミックレンジを達成することのできる技術 50 リセット値を減算するリセット減算回路を有する。更に

として認識されている。米国特許出願番号09/56 7. 786は、時間インデックス化されたアプローチを 使用して画像のマルチプルサンプリングを容易にする方 法を開示する。前述の特許及び特許出願は、参照により ここに組み込まれる。

【0008】、425特許のDPSセンサでは、アナロ グ/ディジタル変換(ADC)は、1次シグマデルタ変 調に基づいている。ADCのアプローチは、かなり単純 で強い回路であるが、多すぎるデータの発生と、暗い光 の低性能からの悪影響の欠点を有する。米国特許番号 5,810,657と米国特許出願番号09/274, 202は、A/D変換器のサイズを最小化しながら、全 体的なシステム性能をかなり改善する、代わりのADC 機構を提供する。前述の特許及び特許出願は、参照によ りここに組み込まれる。

[0009]

【発明が解決しようとする課題】必要とされるものは、 画像センサの性能を改善する集積されたサポート回路を 有するディジタル画像センサである。

[0010]

【課題を解決するための手段】本発明の1つの特徴に従 って、画像センサは、センサ配列、データメモリ及び、 画素正規化回路を有する。センサ配列は、2次元配列の 画素要素を有し、且つシーンの画像を表す、画素データ として、ディジタル信号を出力する。センサ配列により 出力された画素データは、センサビット配置に配置され る。データメモリはセンサ配列と通信し、そして、画素 データを蓄積する。画素正規化回路は、画素データを画 素ービット順に再配置し且つ、再配置された画素データ 30 を出力信号として供給するためにデータメモリと接続さ れる。

【0011】本発明の他の特徴に従って、画像センサ は、センサ配列、データメモリ及び、画素正規化回路を 有し、全ては単一の集積回路上に形成される。センサ配 列は、画素要素の2次元配列を有しそして、ディジタル 信号をシーンの画像を表す画素データとして出力する。 データメモリは、画素データを蓄積するために、センサ 配列と通信する。画素正規化回路は、画素データを正規 化しそして正規化された画素データを出力信号として供 給するためにデータメモリに接続される。1つの実施例 では、センサ配列は、センサービット配置で画素データ を出力し、そして、画素正規化回路は、画素データを画 素ービット配置に再配置するための画素再配置回路を有 する。他の実施例では、センサ配列はグレイコードで表 された画素データを出力し、そして、画素正規化回路 は、画素データをバイナリー表現に変換するための変換 回路を有する。他の実施例では、データメモリはセンサ 配列内の画素要素の各々に対するリセット値を蓄積し、 画素正規化回路は、各画素要素に対して、画素要素から

他の実施例では、センサ配列は、センサ配列に関する広ダイナミックレンジを確立するために、マルチプルサンプリングを使用し、そして、データメモリは、画素要素の各々に対する時間インデックス値を蓄積するための時間インデックスメモリを有する。他の実施例では、画素正規化回路は、画素データと時間インデックス値に基づいて、画素要素の各々に対して、正規化された画素データを計算するためのマルチプルサンプリング正規化回路を有する。

【0012】本発明の他の特徴に従って、n-ビットグ 10 レイコードからバイナリーへの変換回路を構成するため の方法が開示される。n-ビットグレイコード数をn-ビットバイナリー数へ変換する方法は、以下を含む:

(1) XORツリーを使用してnービットグレイコード数の最小桁ビット(LSB)のバイナリー値を計算し、そのXORツリーは、nービットグレイコード数を評価し且つ最小のゲート遅延時間内でLSBのバイナリー値を発生する第1の組のXORゲートを有し、(2)XORツリー内で、LSB以外のビットの第1のグループを決定し、それに対して、ビットの第1のグループのバイ20ナリー値も発生され、そして、(3)第1のビットのグループ及びLSB以外の、nービットグレーコード数のビットの第2のグループバイナリー値を計算するために、第2の組のXORゲートを提供し、第2の組みのXORゲートはXORツリーの最小のゲート遅延時間より小さい又はそれと等しいゲート遅延時間でバイナリー値を計算する。

【0013】本発明の更なる特徴に従って、nービットグレイコード数をnービットバイナリー数に変換する方法は、以下を含む:(1)2ービット、3ービット、及び、4ービット、グレイコード数を変換するための複数の基礎単位を提供し、前記基礎単位の各々は、1つ又はそれ以上のXORゲートを有し且つ、2ービット、3ービット、及び、4ービット、グレイコード数を変換するための最小ゲート遅延時間を有し、(2)前記nービットグレイコード数を変換するための前記基礎単位の組合せを選択し、そして、(3)低次のビットを変換するために、前記基礎単位の出力端子で、必要ときに、前記nービットグレイコード数の、第1の組のXORゲートを提供する。本発明に従ったグレイコードからバイナリー40への変換回路は、高速変換を提供し、そして、回路面積を保存する。

【0014】本発明は、以下の図面と主催な説明を考慮してより良く理解されるであろう。

【0015】本発明の開示では、1つ以上の図で現れる 同様なものは同様な参照番号が付されている。

[0016]

【発明の実施の形態】本発明に従って、ディジタル画素 S)アナログ/ディジタル変換を使用する。DPS配 センサ(DPS)構造に基づいて、画像センサの効率と 102は、k-ビットのMCBS ADCを使用し且 性能を向上するために、画像センサが、画素正規化回路 50 つ、グレイコードで表されるディジタル信号を出力す

と共に集積される。本発明に従った画像センサ内の画素 正規化回路は、画素ビット再配置、グレイコードからバイナリーへの変換、ディジタル的に相互に関連させられた2重サンプリング動作及び、マルチプルサンプリング 正規化動作を含む1つ又はそれ以上の画素正規化機能を 実行する。図1は、本発明の1つの実施例に従った画像 センサのブロック図を示す。画像センサ100は、固定 の又はビデオ写真をキャプチャするためのディジタルカメラのような、画像捕捉装置内で使用される。画像セン サ100は、バス109上に出力信号としてディジタル 画像データを出力する。

【0017】画像センサ100の画像センサコアは、ディジタル画素センサ(DPS)配列102として使用される。DPS配列102は、フォトディテクタとも呼ばれる、光検出要素の2次元配列である。図1では、DPS配列102は、フォトディテクタのNロー掛けるMコラムとして配置され、そして、NxM画素の画像解像度を有する。カラーアプリケーションに対しては、モザイクの選択的に透過するフィルタが、各フォトディテクタに重ね合わされ、それにより、フォトディテクタの第1、第2及び、第3の選択的グループが、例えば、それぞれ目に見えるスペクトラムの赤色、緑色及び、青色の範囲3つの異なる色範囲を検知するようになされる。DPS配列102は出力バス103に、センサの読出し出力としてディジタル信号を発生する。

【0018】本発明の説明では、DPS配列又はセンサ 配列は、各フォトディテクタがディジタル出力信号を発 生するフォトディテクタの配列を有する画像センサを指 す。本発明の実施例では、DPS配列102は、画素レ ベルアナログ/ディジタル変換を使用する、前述の米国 特許番号5, 461, 425 ('425特許) に記載さ れたディジタル画素センサを実行する。DPS配列のフ オトディテクタは、ときどき、センサ画素又はセンサ要 素又はディジタル画素とよばれ、この用語は、各々のD PS配列のフォトディテクタはアナログ/ディジタル (A/D)変換回路を有し且つ、フォトディテクタを有 しそしてアナログ信号を発生する従来のフォトディテク タから区別されるということを示すために使用される。 DPS配列のディジタル出力信号は、ディジタル信号を 非常に高速度で読み出すことが可能であるという、従来 のアナログ信号を超える優位点を有する。もちろん、領 域画像センサ内で画素レベルのA/D変換を実行するた めの他の機構も、本発明の画像センサ内で使用されても

【0019】さらに、本実施例では、DPS配列102は、前述の米国特許番号5,801,657で開示されているように、マルチチャネルビットシリアル(MCBS)アナログ/ディジタル変換を使用する。DPS配列102は、kービットのMCBS ADCを使用し且つ、グレイコードで表されるディジタル信号を出力す

よい。

る。

る。MCBS ADCは、画像取得に適用できる多くの 優位点を有し且つ、それ以上に重要な高速読出しを容易 にする。もちろん、1次シグマデルタ変調ADCのよう な、他のADC技術も使用できる。

【0020】画像センサ100は、更に、DPS配列1 02からの少なくとも1つのフレームの画像データを蓄 積するための、集積されたオンチップメモリ110を有 する。従って、メモリ110は、kービットの少なくと もNxM画素に対する画素データを蓄積できる容量を有 する。本実施例では、メモリ110は、以下に詳細に説 10 のセンサ読出し情報は、メモリ110へ直接的に結合さ 明する、画像センサ100により使用される他のパラメ ータを蓄積するための更なる蓄積容量も有する。1つの 実施例では、DPS配列は、10ビットの1000x1 000画素を有し、そして、メモリ110は、フレーム レートでDPS配列102内の全ての画素要素からのデ ィジタル信号を蓄積するために、少なくとも1.2メガ バイトのサイズを有する。前述の特許出願番号09/5 67.638内で開示されているように、オンチップメ モリをディジタル画素センサ配列と共に集積すること は、データ伝送のボトルネックの問題を解決し且つセン 20 サ配列からの高速データ読出しを可能とする。 図2は本 発明の1つの実施例に従った、メモリ1110のメモリ蓄 積構造を示す。メモリ110は、DPS配列102によ り発生されたkービット画素データを蓄積するためのメ モリ位置220を有する。メモリ110は、以下に更に 詳細に説明するように、マルチプルサンプリングが使用 されたときに各画素に対してしきい値インジケータと時 間インデックス情報を蓄積するためのメモリ位置222 と224を有する。更に、メモリ110は、DPS配列 102内の各々の画素からのリセット値を蓄積するため 30 メモリ110に書込まれる。メモリ110のメモリ位置 のメモリ位置226を有する。リセット値は、以下に詳 細に説明するように、センサ配列内の不均一性を除去す るために、相関2重サンプリング(CDS)法で使用さ れる。メモリ位置226は、画像センサ100がCDS 法を使用するときのみ含まれる。他の実施例では、CD S法が使用されない場合には、メモリ位置226は必要 とされない。

【0021】動作では、画像は、DPS配列102上に 焦点が合わされ、焦点の合わされた画像の異なる部分 は、配列内の各々のセンサ画素上に当る。各センサ画素 40 は、フォトトランジスタを有し、その導電性はフォトト ランジスタのベースに衝突する光の強度に関連する。フ オトトランジスタを流れるアナログ電流は、従って、フ ォトトランジスタに衝突する光の強度に対応する。配列 102内の全てのフォトトランジスタからのアナログ信 号は、各センサ画素に配置された専用のA/D変換器に より同時にシリアルビットストリームに変換される。フ レーム期間を通して発生されたシリアルビットストリー ムは、フォトトランジスタに衝突する光の平均強度を表 すディジタル出力信号としてバス103上に供給され

【0022】画像センサ100では、DPS配列102 からのセンサ読出し情報が、マルチプルサンプリング更 新回路104を通して、蓄積のためのメモリ110に供 給される。マルチプルサンプリング更新論理回路104 は、画像センサ100のダイナミックレンジを改善する ためにマルチプルサンプリングを実行するのに使用さ れ、そして、以下に詳細に説明する。マルチプルサンプ リングが使用されないときには、DPS配列102から れてもよい。DPS配列102は、ビット面の形式のセ ンサ読出し情報を供給する。図3は、DPS配列102 からのセンサ読出し情報をメモリ110内に直接的に蓄 積することからの結果の、メモリ1110内のメモリ位置 220のメモリ構成を示す。DPS配列102では、フ オトディテクタは、1ビットのディジタル画素データを 同時に発生し、そして、出力信号としてバス103上に 1ビットのディジタルデータを供給する。このように、 センサ配列内の全ての画素に対するディジタル画素デー タの第1のビット(即ち、ビット0)がメモリ110に 書込まれ、画素ビット0に対するビット面220aを構 成する。そして、フォトディテクタは、各センサ画素に 対してkービット画素データの次のビットを発生しそし て、全ての画素のビット1を含む、次のビット面が、画 素ビット1に対するビット面220bとしてメモリ11 0に書込まれる。DPS配列102のフォトディテクタ は、各センサ画素に対して連続してkビットのディジタ ル画素データを発生し、そして、データは、図3に示す ように、連続するビット面220aから220pとして 220は、kビットのディジタル画素データに対する全 てのビット面を蓄積するための蓄積容量を有する。

【0023】DPS配列102はセンサビット配置で画 素データを出力するので、画素データはメモリ110内 にビット面の形式で蓄積される。しかし、メモリ110 内の画素データのセンサビット配置は、画素に関するk ービット画素データがメモリ110をわたって分散され ているので、画像センサ100とインターフェースする アプリケーションにとっては有益でない。画像センサ1 00により捕捉された画像を受信する他の画像処理装置 と互換性のあるインターフェースを提供するためには、 必要なものは、画素データに対して画素ビット配置され ていること、即ち、1 画素に対する全てのビットが互い に隣接することである。4-ビット画素に対するメモリ 110内の所望の画素ビットを図4に示す。メモリ位置 220の第1の4つのビットは、画素0の4-ビット画 素データを蓄積し、続いて、画素1と画素2等が続く。 図4は、画素0から画素4が順次に配置されていること を示すが、画素順序は画素ビット配置内では重要でない 50 ことを示す。即ち、隣接画素が互いに隣接して配置され

るのは重要でない。画素ビット配置に対しては、1画素 に対する全ビットが、隣接するビット順で共にグループ 化されていることのみが重要である。画素の順序は、特 定のアプリケーションに対して望ましいように、配置さ れることが可能である。従って、1つの実施例では、画 素ビット配置では、画素0の全ビットに、画素3の全ビ ットが続き、そして、それに、画素2の全ビットが続 く。メモリ110内に蓄積された画素データは、適切な メモリアドレス機構を使用して読み出されることが可能 である。

【0024】本発明に従って、画素正規化回路112 は、メモリ110内に蓄積された画素データに関して、 画素再配置動作を行うために設けられる。画素正規化回 路112は、画像センサ100と同じ集積回路チップ上 に集積される。画像センサ100上への画素正規化回路 112の集積は、画像センサ100の速度と性能を改善 する。1つの実施例では、画素正規化回路112は、メ モリ110内の画素データの構成を再配置するためにの み動作する。再配置された画素データは、メモリ110 に書き戻され、それにより、メモリ110は画像の所望 20 の画素ビット配置を蓄積する。他の実施例では、再配置 された画素データは、単純に、バス109上に、画像セ ンサ100からの画像データを受信するように接続され た他の装置へ出力され、そして、メモリ1110内のデー タは画素ビット配置内で更新されない。本発明の他の実 施例では、画素再配置の他にも、画素正規化回路112 は、DPS配列102から読み出された画素データに、 他の正規化機能を実行するための回路を有する。正規化 機能は、制限はされないが、グレイコード変換、CDS 減算、及び、マルチプルサンプリング正規化を含むこと が可能である。それらの場合には、画素ビット配置内の 正規化された画素データは、蓄積のためにメモリ110 へ書き戻され又は、バス109に出力される。

【0025】本実施例では、画素正規化回路112の画 素再配置動作は、メモリ110と画素正規化回路112 の間のルーティング又はハードワイアリングにより全体 的に行われる。図8は、本発明の実施例に従った画素正 規化回路112を示す。図8では、画素正規化回路11 2は、画素再配置動作及び他の画素正規化機能を実行す る。しかし、これは、例示目的のみであり、当業者に は、画素正規化回路112は、画素再配置のみの目的の ために構成されることが可能であることは理解されよ

【0026】図8を参照すると、画素正規化回路112 は、正規化処理のためにメモリ110からの画素データ の1ブロックを蓄積するバッファ830を有する。各処 理サイクルにおいて、バッファ830内の画素データの 部分は、変換窓として動作され且つ参照される。図8で は、変換窓は4-画素幅であり、即ち、バッファ830 の4つのコラムを有する。回路112が変換窓内で画素 50 110内の隣接するローに書込まれる。その場合には、

データの処理を完了するときには、回路112は、次の 変換窓内の画素データ、即ちバッファ830の次の4つ のコラムに、動作するように進行する。図8内のバッフ ア830は、3つの別のブロックに分割されるように示 されている。これは、回路112の変換窓の動作を示す ことが意図されている。実際の実行では、バッファ83 0は、どのようにも実行されることが可能であり、そし て、物理的な分離は、各変換窓のコラム間に必要ない。

10

【0027】本実施例においては、画素正規化回路11 2はメモリ110内の各々のビット面から第1のローの 画素データを読出し、画素正規化回路112のバッファ 830内にデータを蓄積する。本実施例では、メモリ1 10とバッファ830の両方は、12-ビット幅であ り、そして、各画素データは4ビットを有すると仮定さ れる。各ビット面から第1のローの画素データを読み出 すことにより、バッファ830は、バッファ830の垂 直コラム内の各画素に対する4-ビット画素データを保 持する。例えば、バッファ830のコラム1では、画素 0のビット0から3が蓄積され、そして、コラム2には 画素1のビット0から3が蓄積される等である。図8で は、バッファ830は、以下に更に詳細に説明するよう に、他の正規化機能に関して使用されるデータ値も含 む。バッファ830の出力端子をバス109又はバス1 08に接続することにより、バッファ830はコラムの 順序で画素データを出力し、画素データは画素ビット配 置に再配置される。再配置された画素データは、バス1 09に出力され又は、画素ビット順にメモリ110へ書 き戻される。バッファ830内の全ての画素データが処 理された後に、再配置動作は、メモリ110内に蓄積さ れた各ビット面から画素データの第2のローをバッファ 830にロードしそして、画素データを所望の画素順序 でバス109に出力し、又は、メモリ110に書き戻す ためにバス108に出力することにより継続する。

【0028】再配置された画素データがメモリ110に 書き戻される場合には、データは画素ビットが読み出さ れたアドレス位置に書込まれる。例えば、図8では、各 々のビット面の第1のローからの画素データは、バッフ ア830に読み出された。再配置されたデータは、各ビ ット面の第1のローに適切な画素順序で書き戻される。 画素データの画素ビットがメモリ110内の隣接するロ 一内に配置されていない場合には、既知の数のローに分 離され、そして、メモリアドレッシングの既知の手段に 従って、メモリ110のアドレス機構を変更することに より、画素データは連続する順序で読み出されることが 可能である。

【0029】本発明の他の実施例に従って、DPS配列 102からのセンサ読出し情報は、変更されたアドレス 機構を使用してメモリ110内に書きこまれることが可 能であり、それにより、隣接する画素ビットは、メモリ

ビット面がバス103上に出力されるときには、ビット の第1のローは、メモリ位置220内の第1のローに書 込まれ、そして、DPS配列102からのビットの後続 するローは、前のローからk番号のローだけ離れたロー に書込まれる。次のビット面は、メモリ位置220内の 第2のローに書込まれそして、続くローも、 k 番号だけ 離れたロー内に書込まれる。4-ビット画素の場合に は、結果のメモリ構成は、図8のバッファ830内の画 素構成と同じである。画素ビットが、変更されたアドレ ス機構を使用してメモリ110内に書込まれるときに は、画素正規化回路112は単に連続するローの画素デ ータをバッファ830に読出し、そして、必要とされる 画素正規化動作を実行する。この場合には、再配置され た画素データは、画素ビット順でメモリ110内に書き 戻され、それにより、メモリ110は図4に示された画 素ビット再構成となる。

【0030】上述の説明では、メモリ110及びバッフ ア830は共に12-ビット幅でありそして、画素デー タは4ビットを有する。これは、例示目的のみであり、 タと共に使用されることが可能であり且つ、メモリ11 0及びバッファ830は他の寸法をとることができる。 【0031】1つの実施例では、画素再配置動作のルー ティングは、メモリ110内の画素データをバス107 上の画素正規化回路112にハードワイアリングにより 行われ、それにより、データはメモリ110の第1のロ 一からバッファ830に読み出されそして、バッファ8 30内の画素データをバス108上にメモリ110へハ ードワイアリングし、それにより、画素データは、バッ ファ830からコラム方向に読み出される。

【0032】画像センサ100の最高の性能と効率的な 動作のために、DPS配列102の幅とメモリ110の 幅は、画素ビットkの数の整数倍に選択されるべきであ る。この場合には、メモリ110と画素正規化回路11 2の間の論理的な接続は、非常に単純化される。 DPS 配列102の幅が、kの整数倍でない場合には、メモリ 110の幅は、DPS配列102の幅依りも大きいkの 次の整数倍に選択されねばならない。画素再配置動作 は、上述のように同じ方法で動作するが、画素再配置動 作の結果で、メモリ110の未使用のローが残る。

【0033】本発明の他の特徴に従って、画素正規化回 路112は図8に示すように他の画素データ正規化動作 を実行するための回路を有する。画素正規化回路112 は、画像センサの同じ集積回路チップ上に、全ての正規 化機能を集積し、これにより、画像センサの速度と効率 を改善する。本実施例では、画素再配置の他に、画素正 規化回路112は、グレイコード変換、ディジタル相関 2重サンプリング(CDS)動作及び、マルチプルサン プリング正規化のための回路を有する。しかしながら、 本実施例は、例示目的のみであり、そして、画素正規化 50 回路112は、どの1つの又は幾つかの正規化動作を有 してもよい。

【0034】上述のように、画素正規化回路112は処 理されるべき画素データを蓄積するためのバッファ83 0を有する。回路112は更に、グレイコード変換回路 832のバンク、CDS減算回路834のバンク及び、 マルチプルサンプリング正規化回路836(MS正規化 回路として示されている)を含む。上述のように、回路 112の正規化動作は、変換窓内で、バッファ830に 蓄積された画素データの部分について行われる。変換窓 内の画素データは、バッファ830から読み出される。 変換窓内の画素データが処理されるたびに、データは、 バス109に出力されるか、又は、108上でメモリ1 10に書き戻される。そして、回路112は、変換窓内 で画素データの次のグループに進み、そして、同じ方法 で正規化を行う。処理は、バッファ830に蓄積された 全ての画素データが処理されるまで継続する。図8に示 す実施例では、変換窓は4ビット幅である。変換窓は任 意の寸法を有することができるが、効率的な動作のため そして、本発明の画素正規化回路はk-ビット画素デー 20 には、変換窓はバッファ830の幅の整数の比率である ことが好ましい。

> 【0035】図8のバッファ830では、バッファ83 0にロードされるデータは、メモリ110内の画素の1 つのローに対する画素データのみを含むだけでなく、画 素データに関連する時間インデックス情報とCDS減算 値も含む。ここで、2-ビット時間インデックス情報 は、バッファ830のロー5と6にロードされ、そし て、2-ビットCDS減算値は、バッファ830のロー 7と8にロードされる。

> 【0036】上述のように、DPS配列102により発 生された画素データはグレイコードで表される。ノイズ エラーに対して感度が低いことが可能であるので、グレ イコードが使用される。グレイコードで表された画素デ 一タは、他の画像処理動作で有益なバイナリー表現に変 換される必要がない。例示の4-ビットグレイコードか らバイナリーコードへの変換テーブルを以下に示す。

[0037]

【表1】

	13
グレイコード	バイナリー
0000	0000
0001	0001
0011	0010
0010	0011
0110	0100
0111	0101
0101	0110
0100	0111
1100	1000
1101	1001
1111	1010
1110	1011
1010	1100
1011	1101
1001	1110
1000	1111

グレイコード変換を実行する回路は既知でありそして、 当業者は、nービットグレイコードからバイナリーへの 変換のための回路をどのように実行するかを知っている であろう。例えば、ビットグレイコードからバイナリー への変換を、最大桁ビット(MSB)と次のMSBから 開始する各々のビットに関して再帰的なXOR動作を使 用して実行することができる。再帰的なXOR動作は、 最小桁ビット(LSB)に達するまで、前のXORされ たビットとグレイコード数内の次のビットを使用して継 続する。n-ビットグレイコード値を変換する再帰的論 理式は以下のようである。

バイナリーMSB =グレイM S B ; バイナリーMSB-1 = バイナリーMSB XORグレイMSB-1; バイナリーMSB-2 = バイナリーMSB-1 XO

 $R \not \cup J \cup J \cup S \cup B - 2$;

バイナリーMSB-(n-2)=バイナリーMSB-(n-3) XOR グレイMSB-(n-2);及 び、

バイナリーLSB R グレイLSB

ここで、バイナリーMSBは、MSBに関するバイナリ ービット値を表し、グレイMSBはMSBに関するグレ イコード値を表す等である。図5は、15-ビットグレ ーコード数を変換するための上述の再帰的論理式の直接 的な実行を示す。直接的な実行では、図5の変換回路5 40 00は、直列のXORゲートを有し、前の変換結果が最 小桁ビットまで従属接続される。変換回路500は単純 で且つ最小の数のXORゲートを使用するが、変換時間 は、LSBの最後のXORまで伝わるXOR結果に依存 しているので、LSBの遅延時間はMSBの遅延時間よ りも非常に長い。変換回路500では、グレイコード変 換を行うのに、14XORゲートのみが必要であるが、 しかし、LSBに対するゲート遅延の数も14XORゲ ートである。n-ビット変換では、直接的な実行は、n -1 XORゲートを必要としそして、n-1 XOR 50 384の減算動作は、当業者に既知の方法に従って実行

ゲート遅延を有する。特に大きなビット数では、LSB に対する遅延時間が、MSBの遅延時間よりも長いの で、直接的な実行は、しばしば望ましくない。

【0038】本発明の1つの実施例に従って、画像セン サ100の画素正規化回路112は図5に示す回路を使 用してグレイコードからバイナリーへの変換を実行す る。4-ビット画素データに対しては、3XORゲート のみが必要であり、そして、各々の変換回路832は、 図5の変換回路500内でビットMSBからMSB-3 10 に対してXOR回路として実行される。変換回路832 のLSBは、3XORゲート遅延を有する。本発明の他 の特徴に従って、高変換速度で動作し且つ、グレイコー ド値の最大桁ビット(MSB)と最小桁ビット(LS B) の間の変換遅延時間の不均衡を最小化する、n-ビ ットグレイコードからバイナリーへの変換を実行する回 路が提供される。図9は、本発明の1つの実施例に従っ た4-ビットグレイコード変換回路を示す。画像センサ 100の他の実施例では、画素正規化回路112は、画 像センサ100の動作を改善するために、図9に示す変 20 換回路900を使用して4-ビット画素データに対して グレイコード変換を実行する。変換回路900は4X0 Rゲートを使用するがしかし、LSB(BO)に対して は2XORゲートのみのゲート遅延時間を有し、図5の 直接的な実行よりも1ゲート遅延小さい。nービット変 換回路の実行を含む、本発明の新しいグレイコードから バイナリーへの変換回路を、図10から15に関して以 下に詳細に説明する。

【0039】図8に示すように、画素正規化回路112 は、相関2重サンプリング (CDS) 法を実行するため 30 のCDS減算回路834のバンクを更に有する。CDS は固定パターンノイズによるセンサ配列の不均一性を除 去するための方法である。この場合、CDSは配列内の フォトディテクタの可変比較器オフセット値に対して補 正するのに使用される。本実施例では、ディジタルCD S法が実行される。センサ配列がリセットされた後に、 フォトディテクタの各々のリセット値が測定され、そし てメモリ110内のメモリ位置226に記憶される。続 いて、センサ配列により捕捉された画素データの各フレ 一ムに対して、画素データを正規化するために、記憶さ れたセンサリセット値が画素値から減算される。画素正 規化回路112では、CDS減算回路384は、画素デ ータに減算動作を実行するために構成される。図8で は、変換窓内の画素データ(即ち、画素0から3に対す る画素データ)は、最初に、グレイコード表現からバイ ナリー表現に変換される。そして、バイナリー画素デー タはCDS減算回路384に与えられる。バッファ83 0に蓄積されたリセット値も、СDS減算回路384に 供給される。CDS減算回路384は、各画素に対して 画素データからリセット値を減算する。CDS減算回路

されることが可能である。

【0040】本実施例では、CDS減算回路384がバ イナリーが素データに関して動作した後に、CDS正規 化された画素データはマルチプルサンプリング正規化回 路836に供給される。上述のように、マルチプルサン プリングはセンサ配列から常に複数の読出しを実行し、 そして、マルチプルサンプリング情報に基づいて読出し 値を正規化することにより、センサ配列のダイナミック レンジを増加するのに使用されるアルゴリズムである。 正規化された画素データに基づく画像は、センサ要素の 10 実際の感度範囲よりも非常に高い擬似の感度範囲で形成 されることが可能である。本実施例では、画像センサ1 00は、マルチプルサンプリング内で時間インデックス 化された方法を使用する、米国特許出願番号09/56 7,786(弁護士名簿番号PIXI0001)に記載 された方法に従ってマルチプルサンプリングを実行す る。もちろん、本発明の画像センサと共に、他のマルチ プルサンプリングアルゴリズムも使用され得る。

【0041】画像センサ100内のマルチプルサンプリ ング動作を以下に簡単に説明する。詳細なマルチプルサ 20 ンプリング動作は、上述の引用された特許出願に示され ている。図6は、DPS配列102内の4つの代表的な 画素A, B, C, 及び、Dに対する画素強度値対露光時 間を示す。マルチプルサンプリングが使用されるときに は、画素値は最初に露光時間 1 Tで読み出され、そし て、マルチプルサンプリング更新回路104は画素値に 飽和比較動作を実行する。飽和比較動作は、種々の方法 で実行されることが可能である。1つの実施例では、5 0%飽和しきい値が使用される。このように、時間1T で、マルチプルサンプリング更新回路104は、DPS 30 配列102から読み出された画素値を比較し、そして、 どの画素強度値が、50%飽和しきい値を超えるかを決 定する。例えば、図6では、画素Aは、50%画素飽和 しきい値を超える強度値を有するが、一方、画素Bから Dは、飽和しきい値以下の強度値を有する。マルチプル サンプリング更新回路104は、画素AからDに対する 画素値をメモリ110に書き込む。マルチプルサンプリ ング更新回路104はまた、メモリ位置222内の画素 Aに対応するしきい値インジケータビットを、画素Aが 飽和に達したことを示す"1"のような、所定の値に設 40 定する。画素Aのしきい値インジケータビットを設定す ることにより、マルチプルサンプリング更新回路104 は、画素Aに対して、メモリ110内に画素値の更なる 更新を行うことを防ぐ。マルチプルサンプリング更新回 路104はまた、メモリ位置224内に、画素Aに対し てインデックス1Tを記憶する。画素Aに対する画素値 と時間インデックス値は、画素Aの模擬の強度値を得る ために画素正規化回路112により使用される。図6で は、マルチプルサンプリング処理は、2T、4T、8T 及び、16Tの露光時間後に行われたセンサ読出しと共 50 時間にわたって、光に対する画素値の応答が線形である

に継続する。画素に対する画素強度値が50%飽和しき い値を超えるたびに、しきい値インジケータビットが設 定され、そして、その画素に対する飽和時間インデック スが、測定された画素値と共にメモリ110内に蓄積さ れる。図7は、画像センサ100で使用するための、マ ルチプルサンプリング更新回路104の1つの実施例を 示す。当業者に認識されるように、他の実施例も可能で ある。

【0042】他の実施例では、飽和しきい値レベルは、 フォトディテクタの飽和レベルに近い値に選択される。 例えば、90%飽和しきい値が使用できる。90%飽和 しきい値が使用されるときには、マルチプルサンプリン グ更新回路104は、画素値が90%飽和しきい値を超 えるまで、メモリ110内に画素値を書き込み且つ更新 する。メモリ110内では、メモリ位置222は、セン サ配列102内の各々の画素に対する飽和ビットを記憶 する。飽和ビットは、画素に対する画素値が90%飽和 しきい値を超えるときにはいつでも、"1"のような所 定の値に設定される。その場合には、飽和画素値は、メ モリ110内に書込まれない。代わりに、マルチプルサ ンプリング更新回路104は、飽和が検出されたとき に、時間インデックスを記憶する。例えば、図6の画素 飽和レベルが90%レベルに設定されているとすると、 時間1Tで、画素Aは既に飽和されそして、所定の画素 値が110に書込まれそして、時間インデックス1Tは 画素Aに対して記憶されそして、画素Aに対する飽和ビ ットも"1"に設定される。一方、画素Bは、時間4T まで飽和しなかった。時間4Tで、マルチプルサンプリ ング更新回路IO4は、画素Bに対して既に蓄積された 画素値の上に書込まないが、しかし、代わりに、画素B に対する時間インデックスと飽和ビットを更新する。飽 和前の画素Bに対する画素値と飽和が発生したときに時 間インデックスは、画素Bに対する模擬された画素値を 決定するために画素正規化回路112により使用され る。マルチプルサンプリング更新回路の他の実施例で は、飽和ビットはメモリ110に対する書込みマスクと して使用されることができる。このように、飽和ビット は各画素に対する書込みイネーブル信号として働き、そ して、画素データがメモリ110に書込まれるべきかど うかを決定する。

【0043】所定の数のサンプリング後に、画像センサ 100は画像内の全ての画素に対する光の強度値を捕捉 する。メモリ110は、フォトディテクタが飽和する前 の各画素の画素値を記憶する。メモリ110は、画素が 飽和したときに、各画素に対する、時間に対応する時間 インデックス値も蓄積する。画素正規化回路112は、 画素値と各画素に対して記憶された時間インデックス値 に基づいて、画素データにマルチプルサンプリング正規 化動作を実行する。マルチプルサンプリング正規化は、

17

ことを仮定する。線形応答近似は、CMOSセンサに関して良い近似である。マルチプルサンプリング正規化は、画素値を、全露光値と画素が飽和する時間の比に対応する定数ににより乗算することにより達成される。

【0044】図6を参照すると、画素Aに対する正規化された画素値は、全露光時間(16T)と飽和時間期間(1T)の比により乗算された画素Aの飽和後(即ち、時間1T)の時間期間で画素配列から読み出された画素値である。従って以下の式は、画素Aの正規化された値を与える。

[0045]

【数1】

画素
$$A($$
正規化 $)$ =画素 $A($ 読み出し $)$ × $\left(\begin{array}{c} & \text{全轄光時間} \\ & \text{飽和露光時間} \end{array} \right)$
=画素 $A($ 読み出し $)$ × $\left(\begin{array}{c} 16 \\ \hline 1 \end{array} \right)$ = 画素 $A($ 読み出し $)$ ×16

同様に、画素 B から D に対する正規化された値は以下で与えられる。

[0046]

【数2】

画素 B(正規化)= 画素 B(競み出し) × $\left(\frac{16}{4}\right)$ = 画素 B(競み出し) × 4 画素 C(正規化)= 画素 C(競み出し) × $\left(\frac{16}{8}\right)$ = 画素 C(競み出し) × 2 画素 D(正規化)= 画素 D(飲み出し) × $\left(\frac{16}{16}\right)$ = 画素 D(飲み出し)

上述の式は、50%飽和しきい値が選択されたときの、正規化動作を示す。もちろん、同じ正規化動作が90%飽和しきい値に対して与えられる。画素正規化回路112では、マルチプルサンプリング正規化回路836は、広ダイナミックレンジを有する画素データ出力を提供するために、上述のマルチプルサンプリング正規化動作を提供する。回路836は、正規化計算のために、バッファ830のロー5と6のような、画素正規化回路112のバッファ830内に記憶された時間インデックス値を使用する。マルチプルサンプリング正規化回路836は、正規化された画素データを計算するために、画素データと時間インデックス値について動作する。

【0047】本発明の他の特徴に従って、nービットグレイコードからバイナリーへの変換を行うための回路が提供される。本発明のグレイコード変換回路は、nービットグレイコード値の低次のビットを変換するためのゲートと遅延時間の大きな減少を達成する。1つの実施例では、本発明に従った15ービットグレイコード変換回路は、直接的な実行での14XORゲート遅延と比較して、4XORゲート遅延のみを有する。本発明の画像センサ100は、画像センサ100の動作速度を向上するために、本発明のグレイコード変換回路を統合する。

【0048】グレイコードからバイナリーへの変換は、

上述の再帰的XOR式を使用して実行されることが可能である。LSBに対する大きな遅延時間となる再帰的なXOR式の直接的な実行の代わりに、本発明のグレイコードからバイナリーへの変換は、LSBに対する遅延時間を最小化するために、ネストされたXORツリー構造を使用する。nービットグレイコード数のLSBに対する遅延時間は、nービットグレイコード変換回路を通しての最大遅延であるので、変換回路のクリティカルパスである。本発明に従って、クリティカルパスの遅延時間を最小化する、nービットグレイコードに関する、グレイコードからバイナリーへの変換回路を発生するための方法が提供される。更に、本発明の方法は、クリティカルパスの最小遅延時間を維持しながら、XORゲートの数を、又は、回路面積を、回路内で最小化することが可能である。

【0049】変換回路と回路を構成する方法を、15-ビットグレイコード数に関して説明する。もちろん、本 発明の回路と方法を、n-ビットグレイコード数に適用 することも可能である。第1に、バイナリー値のLSB B0を15-ビットグレイコード数を使用して変換す るために、ネストされたXORツリーが構成される。X ORツリーは、クリティカルパスの遅延時間を最小化す る目的で構成される。図10は、15-ビットグレイコ ード数に対する、ネストされたXORツリー1010を 示す。2-入力XORゲートを使用して、n-ビットグ レイコードからバイナリーへの変換回路のバイナリーL SBを変換するためのゲート遅延の最小数は、10g2 nである。15-ビットグレイコード数に対して、ゲー ト遅延の数は図10に示すように4である。15-ビッ 30 トグレイコードのビットG0からG14を変換すること により、バイナリーLSB BOを得るために、図10 のXORツリー1010は、4層のXORゲートを含 む。第1の層では、15-ビットグレイコード入力値の ビットG14からG1の1つのペアに対して、7つの2 - 入力 X O R ゲートは X O R 動作を実行する。第2の層 では、4つの2-入力XORゲートは、第1層のXOR された結果とLSBビットGOのXOR動作を行う。n が偶数である場合には、第1層は、入力値の全てのn-ビットに動作し、そして、第2層は、第1層のXORさ れた結果に動作する。変換処理は、第2層の4つのXO Rされた結果のXOR動作を伴なって第3層内で継続す る。最後に、LSBのバイナリー値B0は、第4の層内 で、XORゲートにより発生される。この方法で、XO Rツリー1010は、15-ビットグレイコード入力値 のLSBを変換するために構成され、クリティカルパス は4XORゲートのみの遅延を有する。

【0050】各々のバイナリー出力ビットに対してXORツリーを発生させることが可能であるが、各ビットの変換は論理項を共有し且つ論理回路の複製破格ビットが自分のXORツリーを持つことになるので、そのような

実行は実際的でない。代わりに、15-ビットグレイコ ード入力値に対する変換回路を構成する次のステップ は、図10のXORツリー1010はLSB(ビットB 0) 以外の出力ビットに対する変換されたバイナリー値 を有するということを認識することに関連する。図10 を参照すると、XORツリー1010は、ビットB1 4, B13, B11及び、B8のバイナリー値も発生す る。このように、残っているのは、残りのビットを変換 するためにXORゲート内を埋めることにより変換回路 を完成させることである。

【0051】次に、まだ変換されていないビットを変換 するために、XORゲートは、XORツリー1010に 加えられる。図10では、残りの未変換のビットは、B 12、B10、B9及び、B7からB1である。ここで の主な制限は、残りのビットを変換するためのXORゲ ートの追加は、LSBに対するゲート遅延よりも大きな ゲート遅延を発生しないことである。即ち、全ての残り のビットは、10g2nの最大遅延又は、15-ビット グレイコード値に対する 4 ゲート遅延の最大遅延で変換 されるべきである。目標は、XORツリー1010内で 20 すでに発生された論理項をできる限り多く再利用するこ とである。図11は、全ての15ビットグレイコード入 力値を、15-ビットバイナリー出力値へ変換するため のXORツリー1110を示す。XORツリー1110 は、図10のXORツリー1010と残りのビットを変 換するための追加のXORゲートを有する。XORツリ -1110では、合計28XORゲートが使用され且つ 4-XORゲート遅延が維持される。

【0052】特定のアプリケーションでは、本発明のグ レイコード変換回路を実行するのに必要な面積を最小化 30 することが望ましい。そのような場合には、本発明の変 換回路は、クリティカルパス遅延時間と最小面積のため に最適化されることが可能である。最適化は、LSB以 外の1つ又はそれ以上のビットのXOR回路を再配置す ることにより行われ、それにより、より少ないXORゲ ートがビットのバイナリー値を発生するために使用され る。これは、バイナリービットを発生する、共有された 項の使用を最大化することにより達成される。XORゲ ートの再配置が特定のビットに対しするゲート遅延を増 加することとなっても、全体的な遅延時間、即ちクリテ 40 ィカルパスに対する遅延時間は維持される。図12は、 15-ビットグレイコードからバイナリーへの変換回路 の1つの実施例を示し、ここで、ビットB8に対する変 換回路は回路面積を最小化するために再配置されてい る。図11では、回路1110は28ゲートを使用しそ して、4-XORゲート遅延を有する。回路1110は 3 X O R ゲート遅延でビット B 8 を計算する。特に、ビ ットG10とG9はXORされている。この結果は、ビ ットG8とXORされる。この結果は、再び、ビットG

ORされる。しかしながら、回路1110は少なくとも 1つのXORゲートを削除することにより面積に対して 最適化されることが可能である。図12の回路1210 を参照すると、バイナリー出力ビットB8は、XORゲ ート1214の出力を使用して発生される。図11のX ORゲート1113は、削除される。この結果、回路1 210は27ゲートのみを使用して実行され、図11の 回路1110よりも1ゲート少なく、そして、クリティ カルパス内で4-XORゲート遅延を維持する。B8 は、前の回路の3に対して4XORーゲート遅延を有す るが、これは、クリティカルパスに関する遅延時間と同 じであり、全体的な変換回路の性能は影響受けない。こ の方法で、本発明のnービットグレイコードからバイナ リーへの変換回路は、回路面積とクリティカルパス遅延 時間に対して最適化される。

【0053】特定の場合には、クリティカルパスゲート 遅延が伸びるのが必要とされる場合でさえも、本発明の グレイコード変換回路の回路面積を最小化することが必 要とされる。図13は、本発明の他の実施例に従った、 15-ビットグレイコードからバイナリーへの変換回路 を示す。変換回路 1 3 1 0 は、LSB (ビットMSB-14)を発生するのに5-XORゲート遅延を有する が、しかし、合計で23XORゲートのみを使用する。 回路1310は、4だけXORゲートの数を減少させる が、一方クリティカルパス遅延時間を1XORゲートの み増加させる。変換回路1310は、最小の回路面積が 望まれ且ついくらかの遅延時間を犠牲にできるときに好 適である。

【0054】要約すると、本発明の上述の方法では、n ービットグレイコードからバイナリーへの変換回路は、 ネストされたXORツリーを構成することにより実行さ れる。XORツリーは、最初に、最小桁ビット(LS B) の変換であるクリティカルパスに対する遅延時間を 最適化することにより構成される。クリティカルパスで 内ビットに関しては、XORツリーは、回路面積を最小 化することにより構成される。このように、XORツリ 一は、LSB又は他のビットに関して既に実行されてい る最も近い論理項を再使用することにより構成される。 実行された項と伝搬論理にできる限り依存しているがし かしクリティカルパスのゲート遅延内であることに依存 していることにより、最小の回路面積が達成される。も ちろん、本発明のnービットグレイコードからバイナリ 一への変換回路の異なる変形は、クリティカルパス遅延 時間又は回路面積の何れか又は両方を最適化することに より実行されることが可能である。

【0055】本発明の他の特徴に従って、nービットグ レイコードからバイナリーへの変換回路を構成する方法 が提供される。nービットグレイコードからバイナリー への変換回路は、幾つかの基礎単位を選択し且つ組み合 14、G13, G12及び、G11のXORの結果とX 50 わせることにより実行される。基礎単位の幾つかの組合 21

せは、同じnービット変換回路で可能であるが、組合せ は異なる数の合計のXORゲートと異なる数のXORゲ ート遅延を有する。本発明に従って、グレイコード変換 回路を、所望の最小回路面積と、クリティカルパスに対 する所望の最小ゲート遅延を得るために構成することが 可能である。図14は、本発明の一実施例に従った、n ービットグレイコードからバイナリーへの変換回路を構 成するのに使用されうる幾つかの基礎単位を示す。図1 4では、2-ビット、3-ビット、4-ビット、及び、 8-ビットグレイコード数を変換するための6つの異な 10 る基礎単位が示されている。ブロックC2は2ービット 変換回路である。ブロックC3は、2-XORゲート遅 延を有する3ービット変換回路である。ブロックС41 とС42は、4-ビット変換回路であり、ブロックС4 1はゲート遅延に対して最適化されており、そして、ブ ロック С 4 2 は回路面積に対して最適化されている。4 ービット変換回路が必要な場合には、最小の遅延時間又 は最小の回路面の何れかが要求されるかによって、ブロ ックC41か又はブロックC42の何れかを使用するこ とができる。

【0056】図14の基礎単位は更に、2つの8-ビッ ト変換回路を有する。ブロックC81とC82は、大き な数のビットを有する更に複雑な変換回路を優位に構成 するのに、前の基礎単位をどのように使用することがで きるかを示す。例えば、ブロック81は、8-ビットグ レイコード変換に対してブロック C 4 1 の 2 つの実体使 用する。ブロックC81では、第4の最大桁ビットが、 最小桁ビットを伝搬するのに使用される。ブロックC8 1は12XORゲートを使用し、且つ3-XORゲート 遅延を有する。一方、ブロック C 8 2 は、ブロック C 4 1のただ1つの実体を使用する。ブロックC82内で4 つの最小桁ビットを発生する論理回路は、面積に対して 最適され、そして、遅延時間に対して最適化されない。 このように、ブロックC82は、11XORゲートを使 用するが、4-XORゲート遅延を有する。ブロックC 82では、クリティカルパスは実際には最小桁ビットの 隣の、ビット1である。ブロックC82のLSBは、実 際には、3-XORゲート遅延のみを有する。

【0057】いくつかの基礎単位を提供することによ り、n-ビットグレイコードからバイナリーへの変換回 40 路を、適切な数の基礎単位を選択し且つ組み合わせるこ とによりそして、低次ビットの計算を完了させるために 伝搬論理を加えることにより、構成することができる。 例えば、図12の変換回路1210を、図15に示され ているように、基礎単位 C82、C41,及び、C3を 使用して構成できる。変換回路1510は、回路121 0と同一であり、そして、27XORゲートと4-XO Rゲート遅延を有する。27XORゲートの実行は、1 5-ビットグレイコード変換回路に関する最小の実行で ある。どのn-ビット数に対する変換回路も、同様な方 50 善し、そして、画像センサを容易く外部システムと互換

法で構成することができる。

【0058】本実施例では、基礎単位は2-入力XOR ゲートを使用して構成される。もちろん他の基礎単位 も、3又は4-入力XORゲートを使用して同様に構成 することができる。基礎単位を、例示目的のみで図1に 示す。

【0059】要約すると、本発明の一実施例では、画素 正規化回路112を統合する画像センサ100の動作を 以下に示す。第1に、画像センサ100はDPS配列1 02をリセットするために、CDS初期化を行う。セン サ配列がリセットされた後に、リセット値が読み出さ れ、そして、メモリ110内のメモリ位置226(図 2) に蓄積される。DPS配列102は、そして、画像 を捕捉するために光に露光される。第1の露光時間期間 (時間1T) の後に、マルチプルサンプリング更新回路 104が、飽和レベル比較を実行しそして、画素値、時 間インデックス及び、しきい値インジケータビットを、 画素値が飽和したかどうかによって、必要に応じてメモ リ110内に記憶する。マルチプルサンプリング処理 は、全露光時間の間継続する。メモリ110は、ビット 面配置に配置された全ての画素に対する画素値を記憶 し、かつまた、しきい値インジケータ値(メモリ位置2 22)、時間インデックス値(メモリ位置224)及 び、リセット値(メモリ位置226)も記憶する。そし て、画素正規化回路112は、各ビット面から第1のロ ーの画素データをバッファ830(図8)にロードする ことにより、正規化動作を実行する。画素に関連する時 間インデックス情報とリセット減算値も、バッファ83 0にロードされる。変換窓内の画素データの部分は、デ 30 ータをグレイコード表現からバイナリー表現に変換する ためにグレイコード変換回路832へ供給される。そし て、バイナリー画素データは、CDS減算回路834に 接続され、ここで、リセット値がバイナリー値から減算 される。そして、CDS正規化されたデータは、マルチ プルサンプリング正規化回路836に供給され、ここ で、画素データは、時間インデックス情報を使用して正 規化される。最終的に正規化されたデータは、画素ビッ ト配置でバス109に出力されるか又は、画素ビット配 置で、バス108を介してメモリ110に再書き込みさ れる。そして、画素正規化回路112は、変換窓内の次 のグループの画素データを処理するために進行する。正 規化処理は、バッファ830内の全ての画素データが正 規化されるまで継続する。そして、画素正規化回路11 2は、メモリ110内の各ビット面から次のローの画素 データをロードし、そして、正規化処理は、全画素デー タが正規化されるまで上述のように繰返す。

【0060】本発明の原理に従って、画像センサはセン サ配列、メモリ、画素正規化回路を1つの集積回路上に 集積する。単一チップの実行は、画像センサの効率を改

性をとるようにすることができる。本発明の画像センサ は、画素データ処理するための中間的な回路の必要無し に、捕捉された画像を受信するためのどのような画像シ ステムとも接続できる。本発明に従った画像センサのこ れらの能力は、従来の画像センサによっては実現されて いない。

23

【0061】上述の詳細な説明は本発明の特定の実施例 を説明するために設けられ、そして、制限することは意 図されない。多くの変更及び変形が、本発明の範囲内で 可能である。本発明は、請求項により定義される。

[0062]

【発明の効果】本発明により、画像センサの性能を改善 する集積されたサポート回路を有するディジタル画像セ ンサを提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施例に従った画像センサのブロッ ク図である。

【図2】本発明の一実施例に従った図1の画像センサ内 のメモリのメモリ構成を示す図である。

【図3】画素データがセンサビット配置内に蓄積され た、図1の画像センサ内のメモリのメモリ構成を示す図 である。

【図4】図1の画像センサの望ましい画素ビット配置を 示す図である。

【図5】再帰的XOR式の直接的な実行を使用するn-ビットグレイコードからバイナリーへの変換回路の回路 図を示す図である。

【図6】図1の画像センサの画像配列内の4つの代表的 な画素に対する画素強度値対時間を示す図である。

【図7】図1の画像センサ内で使用するマルチプルサン 30 226 メモリ位置 プリング更新回路104の一実施例を示す図である。

【図8】本発明の一実施例に従った、画素正規化回路を 示す図である。

【図9】本発明の一実施例に従った、4-ビットグレイ コードからバイナリーへの変換回路のための回路図を示 す図である。

【図10】本発明の一実施例に従った、15-ビットグ レイコード数の最小桁ビットのバイナリー値を計算する

ためのネストされたXORツリーを示す図である。

【図11】本発明の一実施例に従った、15-ビットグ レイコード入力値のすべてのビットを15-ビットバイ ナリー出力値に変換するXORツリーを示す図である。

【図12】本発明の他の実施例に従った15-ビットグ レイコードバイナリーに変換する回路を示す図である。

【図13】本発明の更に他の実施例に従った15-ビッ トグレイコードをバイナリーに変換する回路を示す図で

10 【図14】本発明の一実施例に従った、n-ビットビッ トグレイコードをバイナリーに変換する回路を構成する のに使用される幾つかの基礎単位を示す図である。

【図15】本発明の実施例に従って図14の基礎単位を 使用して構成された15-ビットビットグレイコードを バイナリーに変換する回路を示す図である。

【符号の説明】

100 画像センサ

102 ディジタル画素センサ配列

102 DPS配列

103 バス

104 マルチプルサンプリング更新回路

108 バス

109 バス

110 メモリ

1110 回路

112 画素正規化回路

220 メモリ位置

222 メモリ位置

224 メモリ位置

384 CDS減算回路

500 変換回路

830 バッファ

832 グレイコード変換回路

834 CDS減算回路


836 マルチプルサンプリング正規化回路


900 変換回路

【図4】

P0B0 P0B1 P0B2 P1B2 P1B3 P2B0 P2B1 P2B2 P083 P150 P181 P2B3 P3B0 P381 P3B2 P383 P480 P4B1 P4B2 P4B3 P580 P5B1 P5B2 P5B3 . . .


[図6]







| 図 1 1 | GHO) XX 2 GH (GHO) XX 2 GH (GHO) XX 3 GH (GHO)

【図7】






[図8]




【図13】




15-ピットバイナリー

【図14】



【図15】



フロントページの続き

(72)発明者 ジョォンハン ジョン ドン アメリカ合衆国 カリフォルニア州94306 マウンテン・ビュー カリフォル ニア・アベニュー・2020 14号

(72)発明者 リカード ジャンソン モッタ アメリカ合衆国 カリフォルニア州 94303 パロ・アルト ヒルバー・レーン・539 (72)発明者 デイヴィッド シアオ ドン ヤン アメリカ合衆国 カリフォルニア州 94306 マウンテン・ビュー カリフォル ニア・ストリート・2020

F ターム(参考) 58047 AB02 BA03 BB04 BC01 CA23 CB30

5C024 BX01 CX43 HX01 HX23 HX51 HX57

5C051 AA01 BA02 DA06 DB01 DB07 DB18 DC03 DC07 DE00 FA00